rdme

1 year ago · 7d79021f73
parent 6c0debd407
commit 7d79021f73
2 changed files with 3 additions and 5 deletions
--- a/MkDocs/mkdocs.yml
+++ b/MkDocs/mkdocs.yml
@ -1,5 +0,0 @@
-site_name: SoC RISC V implementation
-repo_url: https://gitea.auro.re/higepi/Projet_SETI_RISC-V
-nav: 
-  - Projet: index.md
-theme: readthedocs
--- a/MkDocs/docs/index.md
+++ b/MkDocs/docs/index.md
@ -1,5 +1,8 @@
 # Implémentation et évaluation d’un processeur RISC-V sur une architecture SoC

+## Lien utiles
+https://hedgedoc.auro.re/x2PBnMb4Q3CQg-DRtt6Kkg# 
+
 ## Contexte 

 Les architectures récentes associent, dans la même puce, des FPGA et des processeurs pour constituer des SoC (System on Chip). Elles sont composées d’unités optimisées et précâblées pour l’accélération matérielle de certains traitements de données et permettent d’interfacer plusieurs périphériques selon différentes modalités : utilisation d’un processeur matériel intégré ou d’un processeur logiciel (Soft-Core).