From 7d79021f73d99cf01c8de9d429c13ca3155f0283 Mon Sep 17 00:00:00 2001 From: higepi Date: Mon, 6 Mar 2023 16:19:33 +0100 Subject: [PATCH] rdme --- MkDocs/mkdocs.yml | 5 ----- MkDocs/docs/index.md => readme.md | 3 +++ 2 files changed, 3 insertions(+), 5 deletions(-) delete mode 100644 MkDocs/mkdocs.yml rename MkDocs/docs/index.md => readme.md (79%) diff --git a/MkDocs/mkdocs.yml b/MkDocs/mkdocs.yml deleted file mode 100644 index 8a873ecfc..000000000 --- a/MkDocs/mkdocs.yml +++ /dev/null @@ -1,5 +0,0 @@ -site_name: SoC RISC V implementation -repo_url: https://gitea.auro.re/higepi/Projet_SETI_RISC-V -nav: - - Projet: index.md -theme: readthedocs \ No newline at end of file diff --git a/MkDocs/docs/index.md b/readme.md similarity index 79% rename from MkDocs/docs/index.md rename to readme.md index 40849a41a..ba5d2454b 100644 --- a/MkDocs/docs/index.md +++ b/readme.md @@ -1,5 +1,8 @@ # Implémentation et évaluation d’un processeur RISC-V sur une architecture SoC +## Lien utiles +https://hedgedoc.auro.re/x2PBnMb4Q3CQg-DRtt6Kkg# + ## Contexte Les architectures récentes associent, dans la même puce, des FPGA et des processeurs pour constituer des SoC (System on Chip). Elles sont composées d’unités optimisées et précâblées pour l’accélération matérielle de certains traitements de données et permettent d’interfacer plusieurs périphériques selon différentes modalités : utilisation d’un processeur matériel intégré ou d’un processeur logiciel (Soft-Core). \ No newline at end of file