Projet_SETI_RISC-V/neorv32/docs/figures
2023-03-06 14:48:14 +01:00
..
address_space.png projet 2023-03-06 14:48:14 +01:00
cfu_r3type_instruction.png projet 2023-03-06 14:48:14 +01:00
cfu_r4type_instruction.png projet 2023-03-06 14:48:14 +01:00
cfu_r5type_instruction_a.png projet 2023-03-06 14:48:14 +01:00
cfu_r5type_instruction_b.png projet 2023-03-06 14:48:14 +01:00
cpu_interface_read_long.png projet 2023-03-06 14:48:14 +01:00
cpu_interface_write_long.png projet 2023-03-06 14:48:14 +01:00
icon.png projet 2023-03-06 14:48:14 +01:00
license.md projet 2023-03-06 14:48:14 +01:00
neopixel.png projet 2023-03-06 14:48:14 +01:00
neorv32_axi_soc.png projet 2023-03-06 14:48:14 +01:00
neorv32_boot_configurations.png projet 2023-03-06 14:48:14 +01:00
neorv32_bus.png projet 2023-03-06 14:48:14 +01:00
neorv32_cpu.png projet 2023-03-06 14:48:14 +01:00
neorv32_cpu_block.png projet 2023-03-06 14:48:14 +01:00
neorv32_logo.png projet 2023-03-06 14:48:14 +01:00
neorv32_logo_riscv.png projet 2023-03-06 14:48:14 +01:00
neorv32_logo_small.png projet 2023-03-06 14:48:14 +01:00
neorv32_logo_smcard.jpg projet 2023-03-06 14:48:14 +01:00
neorv32_memory_configurations.png projet 2023-03-06 14:48:14 +01:00
neorv32_ocd_complex.png projet 2023-03-06 14:48:14 +01:00
neorv32_processor.png projet 2023-03-06 14:48:14 +01:00
neorv32_test_setup.png projet 2023-03-06 14:48:14 +01:00
onewire_data.png projet 2023-03-06 14:48:14 +01:00
onewire_reset.png projet 2023-03-06 14:48:14 +01:00
oshw_logo.png projet 2023-03-06 14:48:14 +01:00
ram_layout.png projet 2023-03-06 14:48:14 +01:00
riscv_logo.png projet 2023-03-06 14:48:14 +01:00
riscv_logo_small.png projet 2023-03-06 14:48:14 +01:00
SPI_timing_diagram2.wikimedia.png projet 2023-03-06 14:48:14 +01:00
stream_link_interface.png projet 2023-03-06 14:48:14 +01:00
wishbone_classic_read.png projet 2023-03-06 14:48:14 +01:00
wishbone_pipelined_write.png projet 2023-03-06 14:48:14 +01:00