138 lines
5.2 KiB
TeX
138 lines
5.2 KiB
TeX
% Created 2018-10-04 jeu. 18:39
|
|
% Intended LaTeX compiler: pdflatex
|
|
\documentclass[11pt]{article}
|
|
\usepackage[utf8]{inputenc}
|
|
\usepackage[T1]{fontenc}
|
|
\usepackage{graphicx}
|
|
\usepackage{grffile}
|
|
\usepackage{longtable}
|
|
\usepackage{wrapfig}
|
|
\usepackage{rotating}
|
|
\usepackage[normalem]{ulem}
|
|
\usepackage{amsmath}
|
|
\usepackage{textcomp}
|
|
\usepackage{amssymb}
|
|
\usepackage{capt-of}
|
|
\usepackage{hyperref}
|
|
\usepackage[margin=2cm]{geometry}
|
|
\author{Pierre-Antoine}
|
|
\date{\today}
|
|
\title{Étude structurelle du micro-ordinateur "Replica 1"}
|
|
\hypersetup{
|
|
pdfauthor={Pierre-Antoine},
|
|
pdftitle={Étude structurelle du micro-ordinateur "Replica 1"},
|
|
pdfkeywords={},
|
|
pdfsubject={},
|
|
pdfcreator={Emacs 25.2.2 (Org mode 9.1.13)},
|
|
pdflang={English}}
|
|
\begin{document}
|
|
|
|
\maketitle
|
|
|
|
\section*{Le coeur du système : le \texttt{6205}}
|
|
\label{sec:orgc2c424c}
|
|
\begin{enumerate}
|
|
\item Le bus d'adressage est de 16 bits (pins \texttt{A0} à \texttt{A15}) celui de donnée est sur 8 bits (pin \texttt{D0} à \texttt{D7} )
|
|
On a donc un espace adressable de : 2\(^{\text{16}}\) * 8 = 64 kiloctets.
|
|
\item Un microcontrolleur est un "tout en un" où la mémoire est incluse sur la puce, et ou les pins sont alors majoritairement des entrée/sorties.
|
|
le 6205 est lui un microprocesseur en effet il ne dispose pas de broche entrées/sorties, et l'accès au bus peux se faire depuis l'extérieur, la mémoire n'est pas incluse sur la puce.
|
|
\item \texttt{R1} et \texttt{R4} sont des résistances de tirage, (pull-up) qui permet de fixer un état dominant(haute impédance) (ici \texttt{0}) à la place d'un état récessif (ici \texttt{1})
|
|
\end{enumerate}
|
|
|
|
\section*{Etude des circuits mémoires \texttt{27C64} et \texttt{62256}}
|
|
\label{sec:org3a2c3b7}
|
|
\begin{enumerate}
|
|
\item \begin{itemize}
|
|
\item U3 : \texttt{27C64}
|
|
\begin{itemize}
|
|
\item Données: 8 bits (\texttt{DQ0} à \texttt{DQ7})
|
|
\item Adresses: 13 bits (\texttt{A0} à \texttt{A12})
|
|
\end{itemize}
|
|
\end{itemize}
|
|
Soit un total de 2\(^{\text{13}}\)*8 = 64kbits= 8kiloctets
|
|
Il s'agit de la mémoire morte (ROM) , en effet le signal d'écriture \texttt{WE} n'est pas utilisé sur la puce U3.
|
|
\begin{itemize}
|
|
\item U4 : \texttt{62256}
|
|
\begin{itemize}
|
|
\item Données: 8 bits (\texttt{D0} à \texttt{D7})
|
|
\item Adresses: 15 bits (\texttt{A0} à \texttt{A14}) (le pin \texttt{A15} est utilisé pour le \texttt{chip select})
|
|
\end{itemize}
|
|
\end{itemize}
|
|
Soit un total de 2\(^{\text{15}}\)*8 = 32 kilo-octets
|
|
Il s'agit de la mémoire vive (RAM) en effet le signal d'écriture \texttt{WE} est lui branché sur la puce.
|
|
|
|
\item Étude de U4 : \(\overline{\texttt{CS}}\) est branché sur \texttt{A15} donc l'espace de mémoire s'étend de \texttt{0000} à \texttt{7FFF}.
|
|
\item Le circuit U5 est un démultiplexeur.(3 adresses d'entrée, 8 sorties)
|
|
|
|
\begin{center}
|
|
\begin{tabular}{rrrrrl}
|
|
\texttt{A15} & \texttt{A14} & \texttt{A13} & \texttt{A12} & \texttt{Y\_i} & Adresse considérées\\
|
|
\hline
|
|
1 & 0 & 0 & 0 & 0 & 8XXX\\
|
|
1 & 0 & 0 & 1 & 1 & 9XXX\\
|
|
1 & 0 & 1 & 0 & 2 & AXXX\\
|
|
1 & 0 & 1 & 1 & 3 & BXXX\\
|
|
1 & 1 & 0 & 0 & 4 & CXXX\\
|
|
1 & 1 & 0 & 1 & 5 & DXXX\\
|
|
1 & 1 & 1 & 0 & 6 & EXXX\\
|
|
1 & 1 & 1 & 1 & 7 & FXXX\\
|
|
\end{tabular}
|
|
\end{center}
|
|
|
|
Ce circuit permet de sélectionner des plages de 4 kilo-octets
|
|
\item Les sorties \texttt{Y6} et \texttt{Y7} déclenche l'accès mémoire sur U3 (ROM) les deux dernières plages \texttt{EXXX} et \texttt{FXXX} sont donc réservées pour la ROM.
|
|
\(\overline{\texttt{CE}} = \overline{\texttt{OE}} = \overline{\texttt{Y}_6}.\overline{\texttt{Y}_7}\)
|
|
\item L'espace mémoire peux se représenter ainsi:
|
|
\end{enumerate}
|
|
\begin{center}
|
|
\begin{tabular}{|l|l|l|l|l|}
|
|
\hline
|
|
0XXX & 8XXX & ... & EXXX & FXXX \\
|
|
\hline
|
|
\multicolumn{2}{|l|}{RAM} & & \multicolumn{2}{l|}{ROM} \\
|
|
\hline
|
|
\end{tabular}
|
|
\end{center}
|
|
|
|
\section*{Étude du circuit d'entré sortie U2}
|
|
\label{sec:org62aced9}
|
|
\begin{enumerate}
|
|
\item Le composant U2 possède deux registre (A et B) de 8 bits chacun ,la sélection du registre à utiliser se fait par les pins \texttt{RS0} et \texttt{RS1}
|
|
\item CS2 est relié à U5 sur la broche \texttt{Y\_4} donnant accès à la plage \texttt{DXXX} donc U2 occupe une plage de 4 octets dans la mémoire.
|
|
\begin{center}
|
|
\begin{tabular}{|l|l|l|l|l|l|}
|
|
\hline
|
|
0XXX & 8XXX & ... & DXXX & EXXX & FXXX \\
|
|
\hline
|
|
\multicolumn{2}{|l|}{RAM} & & I/O & \multicolumn{2}{l|}{ROM} \\
|
|
\hline
|
|
\end{tabular}
|
|
\end{center}
|
|
\end{enumerate}
|
|
\section*{Extension de l'espace mémoire du système}
|
|
\label{sec:org1b5e514}
|
|
\begin{enumerate}
|
|
\item Le circuit \texttt{2114} possède une capacité mémoire de 4096 bit (512 octets) organisé en 1024 mots de 4 bits.
|
|
|
|
\item Pour remplir le kilo-octet de mémoire disponible (\texttt{B000} à \texttt{BFFF}) donc 2 circuit \texttt{2114} sont nécessaires, pour pouvoir écrire des mots de 8 bits, sur un kilo-octet.
|
|
|
|
\item et 5.
|
|
\begin{center}
|
|
\begin{tabular}{|l|l|l|l|l|l|l|l|l|l|}
|
|
\hline
|
|
0XXX & ... & 8XXX & AXXX & \multicolumn{2}{l|}{BXXX} & CXXX & DXXX & EXXX & FXXX \\
|
|
\hline
|
|
\multicolumn{3}{|l|}{RAM} & & B000 & B400 & & I/O & \multicolumn{2}{l|}{ROM} \\
|
|
\multicolumn{3}{|l|}{} & & B3FF & BFFF & & (U2) & \multicolumn{2}{l|}{} \\
|
|
\cline{5-6}
|
|
\multicolumn{3}{|l|}{} & & 2114 & 2114 & & & \multicolumn{2}{l|}{} \\
|
|
\hline
|
|
\end{tabular}
|
|
\end{center}
|
|
\item
|
|
\end{enumerate}
|
|
|
|
\begin{center}
|
|
\includegraphics[width=.9\linewidth]{./schema.png}
|
|
\end{center}
|
|
\end{document}
|