T1 Architecture des processeurs

Parallélisme d'instructions : processeurs superscalaires et VLIW

A. Mérigot

M2 SFTI 2022-23

Parallélisme d'instructions: superscalaires

Le parallélisme d'instructions permet d'exécuter plusieurs instructions simultanément, et donc de réduire le nombre de cycles par instruction (CPI)

Permet d'utiliser simultanément plusieurs unités fonctionnelles (par exemple l'ALU entière et le multiplieur flottant).

Deux grandes familles :

processeurs *superscalaires* La parallélisation est effectuée de manière *dynamique* par le *matériel*


processeurs *VLIW* (*very long instruction word*) La parallélisation est effectuée *statiquement* par le *compilateur*.

2/41

Pipeline

li	di	ех	rr		
	li	di	ех	rr	
		li	di	ех	rr

Parallélisme d'instructions de degré n (ici 3) : n instructions/cycle



L'exécution des instructions peut être :

ordonnée (in-order superscalar): exécution par groupe d'instruction respectant l'ordre du compilateur

L'utilisation du parallélisme n'est pas optimal:

- une suspension (due à une dépendance) impacte tout le groupe
- aléa structurels (p. ex. 2 ÷ FP successives)

Premiers pentium, certains processeurs embarqués. Parallélisme max 2-3 non ordonnée (out-of-order superscalar): modification dynamique de l'ordre des instructions pour optimiser le parallélisme en respectant les dépendances.

Processeurs pour serveurs ou de bureau actuels. Parallélisme max 3-6 statiquement ordonné (VLIW very long instruction word) : le compilateur extrait le parallélisme du code et organise le programme en groupes d'instructions parallèle.

Moins coûteux, mais manque de robustesse lors d'événements dynamiques (défaut de cache).


Code lié aux détails architecturaux (latence des opérateurs)

DSP, processeurs pour serveur. Parallélisme max ≈ 8

A. Mérigot T1 Architecture - II P

Processeurs superscalaires

Les processeurs superscalaires sont une extension du traitement pipeline.




Pipeline RISC classique.

L'accès à la mémoire a été intégré à l'étage d'exécution.

Celui ci peut avoir plusieurs phases pour mettre en oeuvre des opérations complexes (calcul flottant).

5/41

Les processeurs superscalaires sont une extension du traitement pipeline.




Principaux problèmes:

- comment gérer les dépendances entre instructions
 - tableaux de marques
 - mécanisme de Tomasulo
- lecture des instructions en parallèle
- quelles instructions sont parallélisables ?
- exécution ordonnée ou non-ordonnée des instructions?
 - tampon de réordonnancement
- cas des branchements

L'exécution superscalaire augmente le coût matériel

- bus multiples, accès simultané à plusieurs registres
- augmentation du nombre d'unités fonctionnelles (plusieurs unités flottantes et entières)
- compléxité de la prise en compte des latences différentes des opérateurs et des mécanismes de court circuit (forwarding)
- augmentation du débit d'instructions et de données
- complexité de la prise en compte des branchements

Principales étapes d'exécution superscalaire



A. Mérigot

T1 Architecture - ILP

L'acquisition des instructions se fait par groupe Les instructions acquises sont décodées simultanément

L'étape de dispatch va répartir les instructions vers les unités fonctionnelles

- en fonction des unités fonctionnelles existantes typ: 1 brcht., 1 chargt/rangt, 1 + flot., 1 x flot., 1 ou 2 op entières...
- en fonction des dépendances entre instructions

L'étape d'exécution peut être :

- ordonnée: on exécute toutes les instructions d'un groupe et on passe au groupe suivant (superscalaire statique)
- non ordonnée : l'exécution dépend de la disponibilité des opérandes et des unités fonctionnelles. (superscalaire dynamique)

La phase de *completion* va assurer l'ordonnancement correct des écritures même en cas d'exécution non ordonnée (tampon de réordonnancement ou *reorder buffer* (ROB))

superscalaire statique (exécution ordonnée des instructions)

Parallélisation fortement limitée par les dépendances : une instruction bloquée par une dépendance suspend tout le pipeline.

Présent dans certains processeurs embarqués : mips, Arm cortex A15, A53 superscalaire 2 voies (Raspberry Pi3), premiers pentiums (P5 superscalaire 2 voies)

superscalaire dynamique (exécution non ordonnée des instructions)

Meilleure exploitation du parallélisme : des instructions postérieures peuvent s'exécuter, même si une instruction est bloquée.

Présent dans pentium depuis PentiumPro (superscalaire 6 voies), Athlon, et dans plusieurs processeurs Arm depuis V8 Cortex A72 (2 voies), Cortex A75 (3 voies), Cortex A78 (4 voies), Cortex X1 (5 voies), ...

Difficulté de l'exécution non ordonnée : gestion dynamique des dépendances entre instructions.

Execution non ordonnée

Deux méthodes principales pour la mise en oeuvre d'un traitement superscalaire dynamique :


- Tableau de marques (scoreboard) (Seymour CRAY CDC 6600 1963)
 - tableau centralisé avec informations sur les unités fonctionnelles (occupé, reg. source et dest, unités produisant les données, ...)
 - présente certaines limitations.
 Marche bien pour RAW, mais génère des suspensions pour WAR.
- Algorithme de Tomasulo (Robert Томаѕи о IBM 360/91 1966)
 - mécanisme décentralisé
 - utilisé dans la plupart des processeurs superscalaires actuellement

A. Mérigot T1 Architecture - ILP M2 SETI 2022-23 12 / 41

Algorithme de Tomasulo

Utilise un mécanisme *distribué* : les *stations de réservation* (SR) Les SR contiennent les *instructions* à effectuer par les unités fonctionnelles (UF).

Les opérandes des instructions sont soit la valeur si elle est connue, soit un pointeur vers les stations de réservation produisant la donnée.




- l'opérande 2 de sr1 attend le résultat du calcul décrit par sr2
- les deux opérandes de sr2 sont prêts
- sr3 est libre et ne contient aucune opération à effectuer

Quand les opérandes d'une SR sont disponibles, l'UF concernée peut effectuer le calcul.

Le résultat produit par une UF est ensuite envoyé sur le *bus commun de données* (CDB) aux registres et aux SR, avec le numéro de la SR qui décrivait l'instruction.

Les SR espionnent le bus et peuvent ainsi récupérer les données dont elles ont besoin.



15 / 41

Les stations de réservation comprennent les informations suivantes :

- **Op** L'opération que doit effectuer l'UF $(+, -, \times, \text{etc})$
- Vj, Vk valeurs des opérandes sources (si disponibles)
- **Qj, Qk** Numéro des SR produisant les opérandes source. Une valeur à 0 indique que l'opérande est prêt.
- busy Indique que la SR et son UF sont occupées.
- **dest** destination du résultat de l'opération (n° d'entrée dans le tampon de réordonnancement)

Conservation de l'état des registres dans une table d'état.

Indique pour chaque registre, l'id Qi de la SR qui va écrire le registre.

Mis à jour lors de la phase *dispatch*, si le registre est destination de l'instruction envoyée dans la SR **Qi**.

Si la donnée du registre est à jour Qi est à 0

Renommage des registres

Les processeurs comprennent généralement plus de registres que ceux du jeu d'instructions (40–176 registres physiques dans les différentes versions du pentium, contre 8 registres architecturaux).

Lors de la phase de *dispatch*, on teste si le registre destination est en cours d'utilisation (c-à-d va être écrit) en lisant la *table d'état*.

Si $Qi \neq 0$, on utilise un des registres physiques additionnels (renommage).

Permet de supprimer les dépendances WAR et WAW

Le processeur maintient une table des registres physiques libres. Lors du renommage, on extrait le premier registre libre de la table. RAT Register Alias Table : indique pour chaque registre du jeu d'instruction, le numéro du registre physique qui contient la version la plus récente de sa donnée.

Peut être un registre du jeu d'instruction ou un registre additionnel.

Table d'état : pour chaque registre

- état (prêt ou en cours d'écriture)
- identificateur **Qi** de la SR qui va écrire dans ce registre.

Lors du lancement de l'instruction, on utilise ces deux tables pour écrire dans chaque opérande source de la SR

- soit la valeur du registre
- soit indiquer la SR qui va produire la donnée.

Lors de la phase de lancement des instructions

- attendre qu'une station de réservation r soit libre
- chercher un registre physique p libre
- renommer le registre destination d en p
 mettre à jour la RAT de d (avec p) et la table d'état de p (avec la SR r)
- pour les opérandes sources s (sa et sb)
 - lire la RAT de s pour connaître le registre physique p associé à s,
 - lire le registre d'état de p
 - si p est à jour, lire le banc de registres pour avoir sa valeur
 - sinon lire dans la table d'état le numéro de SR qui va écrire p
- écrire ces informations dans la SR r

Pendant la phase d'éxécution

- tant que tous les opérandes d'une SR ne sont pas prêts
 - espionner le CDB pour lire les résultats produits par les SR
 - si un résultat correspond pour un opérande, lire sa valeur et indiquer que l'opérande est prêt
- quand tous les opérandes sont disponibles, la SR est prête et peut être traitée par une UF
- l'UF sélectionne une des SR prêtes et effectue l'opération
- une fois le calcul effectué
 - attendre que le CDB soit libre
 - mettre le résultat avec le n° de SR sur le CDB vers le tampon de réordonnancement
 - indiquer que la SR est libre

Le tampon de réordonnancement

Les écritures en registres sont ordonnées par le *tampon de réordonnancement* (reorder buffer ROB).

Le ROB est un tampon circulaire (FIFO), contenant pour chaque entrée :

- si l'entrée est valide
- si l'instruction est achevée
- si l'instruction est spéculative
- la valeur du pc de l'instruction
- un événement éventuel associé à l'instruction (exception)
- le registre où la donnée doit être réécrite
- la valeur correspondante (si disponible)

Lors du lancement de l'instruction, une entrée est allouée dans le ROB de manière ordonnée.

Le n° de l'entrée de ROB est écrit dans la SR de l'instruction. Ce n° est mis sur le CDB avec le résultat à la fin de la phase d'exécution.

Quand une entrée dans le ROB est en tête du tampon

- si l'instruction est achevée, on écrit le résultat dans le registre destination.

Le ROB permet de :

- mettre en oeuvre des exceptions précises
- gérer les mauvaises prédictions de branchement (spéculation)

Une exception (erreur arithmétique, d'accès mémoire, etc) est traitée quand l'instruction arrive en tête du ROB.

En cas d'exception, toutes les instructions qui suivent sont effacées du ROB. Aucun registre n'est modifié par une instruction suivant l'exception.

Dans le cas d'un branchement, *toutes* les instructions suivant ce branchement sont marquées comme *spéculatives* après prédiction du branchement.

Aucune ne peut modifier un registre tant que l'unité de branchement n'a pas déterminé si la prédiction du branchement était correcte ou erronée.

En cas d'erreur de prédiction, on efface toutes les instructions spéculatives, et on redémarre au nouveau **pc**.

Lors de la phase de retrait des instructions (*retirement*), les valeurs des résultats produits par les instructions sont retirées du ROB et sont copiées dans les registres.

Suivant les architectures :

- le ROB sert pour le renommage des registres.
 Le renommage d'un registre revient à donner le numéro de l'entrée du ROB correspondant.
 - Lors de son extraction, une entrée du ROB est directement copiée dans les registres architecturaux.
 - Mais on ne peut libérer une entrée de ROB que lors l'extraction du ROB de l'instruction où son registre destination est renommé.
- les registres pour le renommage sont distincts du ROB.
 La recopie des valeurs dans les registres architecturaux se passe alors en deux temps: ROB → registres physique de renommage, puis registre de renommage → registres architecturaux.

Cas des écritures et lectures mémoire

Aléas possibles lors d'un accès mémoire à une même adresse :

Les écritures et lectures mémoire *doivent* être ordonnées. Il peut arriver

- des aléas RAW (ld suivant un st à la même adresse)
- des aléas WAR (st suivant un ld à la même adresse)
- des aléas WAW (st successifs à la même adresse mémoire)

23 / 41

De plus:

- les aléas mémoire ne sont pas détectables au décodage des instructions :

```
st r1, (r4)
...
st r2, 8(r6)
```

conduit à un aléa WAW si et seulement si r4 == r6+8 (memory aliasing)

 il n'est pas possible de procéder à un « renommage » pour les adresses mémoire.

Utilisation d'une file d'attente des chargements et rangements (*load/store queue LSQ*)

La LSQ permet:

- d'imposer un ordre pour les lectures écritures (attente de la fin des instructions précédentes avant d'effectuer un ld/st)
- d'éviter certains accès mémoire.
 - si on écrit dans le LSQ un ld à une adresse présente dans un st précédent :
 - on récupère la valeur écrite dans le st
 - si on écrit dans la LSQ un **st** à une adresse présente dans un autre **st** :
 - on peut supprimer le **st** le plus ancien
- "memory disambiguation"

Entrée de LSQ : ld/st pc seq @mem donnée LSQ sont crées de manière ordonnée dans l'étage de décodage.

(cont.)

Cas des **st**

Les **st** doivent être ordonnés entre eux pour éviter les aléas WAW.

Ouand l'adresse et la donnée d'un st deviennent connues :

- chercher les **s t** plus anciens à la même adresse pour éviter de les effectuer
- chercher les ld plus récents pour leur transmettre la donnée (forwarding).

Cas des ld

Par contre, les **ld** n'ont pas besoin d'être ordonnés entre eux, ni avec les **st**, si ils concernent des adresses mémoire différentes des **st**

Un **ld** est généralement considéré comme critique car bloquant les instructions ayant besoin de la donnée.

On cherche donc à exécuter un ld au plus tôt.

S 1432 5234 1234 xxx S 1256 5235 5678 xxx S 1472 5236 90AB xxx L 4432 5237 CDEF -	L/S	PC	Seq	@mm	don.
S 1472 5236 90AB xxx	S	1432	5234	1234	XXX
	S	1256	5235	5678	XXX
L 4432 5237 CDEF -	S	1472	5236	90AB	XXX
	L	4432	5237	CDEF	-

1/ Aucun problème. Envoyer le **ld** au cache pour exécution au plus vite

L/S	PC	Seq	@mm	don.
S	1432	5234	1234	XXX
S	1256	5235	5678	XXX
S	1472	5236	90AB	XXX
L	4432	5237	1234	-

2/ Un **st** à la même adresse que le **ld** inséré.

On récupère la donnée immédiatement.

L/S	PC	Seq	@mm	don.
S	1432	5234	1234	?????
S	1256	5235	5678	XXX
S	1472	5236	90AB	XXX
L	7432	5237	1234	-

3/ La donnée du **st** de même adresse que le **ld** est encore inconnue. Attendre sa disponibilité

L/S	PC	Seq	@mm	don.
S	1432	5234	ABCD	XXX
S	1256	5235	????	XXX
S	1472	5236	90AB	XXX
L	5237	1234	CDEF	-

4/ Avant le **ld**, il y a un **st** à une adresse encore inconnue.

A. Mérigot T1 Architecture - ILP M2 SETI 2022-23 27 / 41

Dans le cas 4/ d'un st à une adresse encore inconnue avant un ld, on peut :

- bloquer le ld et attendre que l'adresse du st soit connue.
 Simple, mais peut créer beaucoup d'attentes inutiles pour les ld.
- exécuter le ld en le rendant spéculatif.
 Quand l'adresse du st sera connue, on pourra lever la spéculation :
 - Si l'adresse est différente, pas de problème
 - Si les deux adresses sont identiques :
 - On efface le ROB et on reprend l'exécution du programme à l'adresse du ld. Très pénalisant quand cela arrive.
 - On ne réexécute que les instructions impactées par le ld. Très compliqué, mais existe sur certaines architectures.

La LSQ est rendue plus complexe avec accès mémoire de taille variable et adresses non alignées.


st.byte...,@1238 ... ld.byte...,@1236 Pas de problème, cases mémoire différentes st.long...,@1236 ... ld.byte...,@1238 Recouvrement partiel, mais possibilité de lire l'octet du ld st.byte...,@1238 ... ld.long...,@1236 Recouvrement. Le ld lit long @1236 et modifie l'octet @1238 du st. st.long...,@1238 ... ld.long...,@1236 longs non alignés sur des adresses ×4. Recouvrement entre les accès mémoire.

Caches non bloquants

Pour utiliser au mieux l'exécution non ordonnée des instructions, le processeur doit pouvoir continuer à exécuter des **ld** alors qu'un **ld** précédent a provoqué un défaut de cache.


Un cache non bloquant permet plusieurs accès cache simultanés, et notamment de traiter des succès pendant le traitement d'un échec (*hit under miss*).


Schéma fonctionnel du pentium PRO



A. Mérigot T1 Architecture - ILP M2 SETI 2022-23

30 / 41






A. Mérigot T1 Architecture - ILP M2 SETI 2022-23

32 / 41

(cont.)




Instruction fetch

- aller chercher n instructions consécutives dans le cache instructions
- nécessite une prédiction des branchements

A. Mérigot T1 Architecture - II P M2 SETI 2022-23 33 / 41

(cont.)




Instruction decode

- (pour le pentium, traduire les instructions en μ opérations)
 - pour chaque instruction (ou μ opération),
 - pour chaque registre source, chercher dans la RAT le registre (RRB ou ROB) associé et éventuellement la SR qui va produire la donnée
 - créer une entrée pour l'instruction dans le ROB et faire le renommage de l'opérande destination dans la RAT
 - pour les accès mémoire, créer une entrée pour l'instruction dans la LSO (MOB)

A. Mérigot T1 Architecture - ILP M2 SETI 2022-23 34 / 41


(cont.)



A. Mérigot T1 Architecture - ILP M2 SETI 2022-23 35 / 41


octuple associative Data Cache 32 KByte 64-entry TLB-4K, 32-entry TLB-2/4M

(cont.)




A. Mérigot T1 Architecture - ILP M2 SETI 2022-23 36/41

(cont.)



(cont.)



A. Mérigot T1 Architecture - ILP M2 SETI 2022-23 38 / 41

Bilan superscalaire

En pratique, le parallélisme d'instruction obtenu est relativement limité.

Sur les pentium récents 1.3 – 1.8 instructions par cycle

Les principales limitations viennent :

- de la prédiction des branchements
- des accès à la mémoire

Le surcoût du parallélisme d'instruction superscalaire est important (comparable à l'ensemble des unités fonctionnelles).

39 / 41

Les processeurs VLIW

Very Long Instruction Word

Principes:

- Ordonnancement statique des instructions par le compilateur avec prise en compte des
 - aléas de données
 - aléas de contrôle
- exécution pipelinée des instructions
- exécution parallèle de N instructions dans N unités fonctionnelles

Présent dans des processeurs de traitement de signal (C6x, trimedia) et certains processeurs pour serveurs (IA-64).

Toute la parallélisation est faite par le compilateur

- graphe de dépendances locales : bloc de base
- graphe de dépendance du programme : ordonnancement de traces

Objectifs:

- matériel simplifié
- performances améliorées
- consommation réduite

La réduction de complexité matérielle est possible car :

- moins de problèmes pour lancer plusieurs instructions : les dépendances sont déja résolues
- pas d'exécution dans le désordre
- pas de détection dynamique d'aléas

Tout est fait par le compilateur qui peut potentiellement extraire un parallélisme plus important.

Inconvénients:

- la compatibilité binaire entre générations successives est difficile ou impossible
- mauvaise prise en compte des délais dynamiques (défauts de cache)

A. Mérigot T1 Architecture - ILP